Advertisement

Prozeßintegration

  • P. Seegebrecht
Part of the Mikroelektronik book series (MIKROELEKTRONIK)

Zusammenfassung

In den vorangegangenen Kapiteln sind die Einzelprozesse behandelt worden, die der Strukturerzeugung (Lithographie), der Strukturübertragung (Ätzen), der Schichtabscheidung (Oxidation, CVD-Verfahren, Metallisierung) und der Schichtmodifikation (Diffusion, Implantation) dienen. Bei der Herstellung integrierter Schaltungen werden diese Einzelprozesse in einer wohldefinierten Reihenfolge, die in der Flowchart festgeschrieben ist, abgearbeitet. Man kann die Einzelprozesse, die der Erzeugung einer bestimmten Schaltungstopographie dienen, aus organisatorischen Gründen zu einem Prozeßmodul zusammenfassen. Mit Hilfe dieser Module werden Bauelemente definiert, benachbarte Strukturen voneinander isoliert, die Strukturen leitend miteinander verbunden und schließlich passiviert. Das Zusammenfügen der Einzelprozesse zu Prozeßmodulen und deren Integration zu einem Gesamtprozeß für die Herstellung integrierter Schaltungen unter Berücksichtigung der möglichen Wechselwirkungen zwischen den Einzelprozessen wird als Prozeßintegration bezeichnet. Beispiele für die angesprochene Wechselwirkung sind die Auswirkung der Oxidation auf die Dotierstoffverteilung, der Einfluß der Dotierstoffverteilung auf die Oxidationsrate, die Reflexion an Stufen bei der Strukturerzeugung, der Einfluß der beteiligten Materialien sowie des Bedeckungsgrades der maskierenden Substanz auf die Strukturübertragung als auch die Auswirkungen des nach der Implantation verbleibenden Strahlenschadens auf die Ätzrate. Die Prozeßfolge ist stets auf das Erzielen optimaler Bauelement- und Schaltungseigenschaften ausgerichtet, wobei allerdings i.a. ein Kompromiß zwischen der Prozeßkomplexität und der Leistungsfähigkeit der Schaltung eingegangen werden muß.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. [12.1]
    Sze, S.M.: Physics of Semiconductor Devices. John Wiley * Sons, 1981Google Scholar
  2. [12.2]
    Troutman, R.R.: Latchup in CMOS Technology - The Problem and its Cure. Kluwer Academic Publishers, 1986Google Scholar
  3. [12.3]
    Hacke, H.-J.: Montage Integrierter Schaltungen. Serie Mikroelektronik: Heraus- geber Engl, W.L.; Friedrichs, H.; Weinerth, H.; Springer-Verlag, 1987CrossRefGoogle Scholar
  4. [12.4]
    Appels, J.A.; Kooi, E.; Pfaffen, M.M.; Schlorje, J.J.H.; Verkuylen, W.H.C.G.: Local Oxidation of Silicon and its Application in Semiconductor Technology. Philips Res. Rep., Vol. 25, pp. 118, 1970Google Scholar
  5. [12.5]
    van der Plas, P.A.; Wils, N.A.H.; de Werdt, R.: Geometry Dependent Bird’s Beak Formation for Submicron LOCOS Isolation, 19th European Solid State Device Research Conference, ESSDERC 89, Springer-Verlag, 131, 1989Google Scholar
  6. [12.6]
    Kooi, E.; van Lierop, J.G.; Appels, J.A.: Formation of Silicon Nitride at a SiSi02 Interface during Local Oxidation of Silicon and During Heattreatment of Oxidized Silicon in NH 3 Gas. J. Electrochem. Soc., 123 (7), 1117–1120, 1976CrossRefGoogle Scholar
  7. [12.7]
    Chapman, R.A.; Haken, R.A.; Bell, D.A.; Wei, C.C.; Havemann, R.H.; Tang, T.E.; Holloway, T.C.; Gale, R.J.: An 0.8µm CMOS Technology for High Performance Logic Applications. IEDM 87, Washington D.C., Tech. Digest, 362–365, 1987Google Scholar
  8. [12.8]
    Matsukawa, M.; Nozawa, N.; Matsunaga, J.; Kohyama, S.: Selective Polysilicon Isolation. IEEE Trans. Electron Devices ED-29(4), 561–567, 1982Google Scholar
  9. [12.9]
    Teng, C.W.; Pollack, G.; Hunter, W.R.: Optimization of Sidewall Masked Iso- lation Process. IEEE Trans. Electron Devices ED-32(2), 124–131, 1985Google Scholar
  10. [12.10] Shibata, T.; Nakayama, R.; Kurosawa, K.; Onga, S.; Konaka, M.; lizuka, H.: A Simplified BOX (buried oxide)
    Isolation Technology. IEDM 83, Washington D.C., Tech. Digest, 27–30, 1983Google Scholar
  11. [12.11]
    Fuse, G.; Fukumoto, M.; Shinohara, A.; Odanaka, S.; Sasago, M.; Ohzone, T.: A New Isolation Method with Boron-Implanted Sidewalls for Controlling Narrow-Width Effects. IEEE Trans. Electron Devices ED-34(2), 356–360, 1987Google Scholar
  12. [12.12]
    Voß, H.-J.: MOS Transistoren in selektiver Epitaxie. Dissertation, Fakultät für Elektrotechnik der RWTH-Aachen, 1988Google Scholar
  13. [12.13]
    de Werdt, R.: The Development and Status of an N-Well CMOS Process, Internal Report, Philips Research Laboratories, 1983Google Scholar
  14. [12.14]
    Weiß, H.; Horninger, K.: Integrierte MOS-Schaltungen. Springer-Verlag, 1982Google Scholar
  15. [12.15]
    Bräunig, D.: Wirkung hochenergetischer Strahlung auf Halbleiterbauelemente. Serie Mikroelektronik, Herausgeber: Engl, W.L.; Friedrichs, H.; Weinerth, H.; Springer-Verlag, 1989CrossRefGoogle Scholar
  16. [12.16]
    Cohen, S.S.; Gildenblatt, G.SH.: Metal-Semiconductor Contacts and Devices. VLSI Electronics Vol. 13, Ed. Einspruch, N.G.; Academic Press, 1986Google Scholar
  17. [12.17]
    Sanchez, J.J.; Hsueh, K.K.; DeMasa, T.A.: Drain-Engineered Hot-Electron Resistent Device Structures: A Review. IEEE Trans. Electron Devices ED-36(6), 1125–1132, 1989Google Scholar
  18. [12.18]
    Process and Device Modelling. Herausgeber Engl, W.L.: Advances in CAD for VLSI, Vol. 1, North-Holland, 1986Google Scholar
  19. [12.19]
    Colinge, J.-P.: Thin-Film SOI Technology: The Solution to Many Submicron CMOS Problems. IEDM 89, Washington D.C., 817–820, 1989Google Scholar
  20. [12.20]
    Seegebrecht, P.: SOI-Technologien. GME-Fachbericht 4 Mikroelektronik, VDE-Verlag, 97–102, 1989Google Scholar
  21. [12.21]
    Akasaka, Y.: Three-Dimensional IC Trends. Proc. IEEE, Vol. 74, 1703–1714, 1986CrossRefGoogle Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1991

Authors and Affiliations

  • P. Seegebrecht

There are no affiliations available

Personalised recommendations