Abstract
Anhand eines experimentellen VLSI-Prozessors, der in den Forschungslaboratorien der Siemens AG gefertigt wurde, wird gezeigt, wie regelmäßige Strukturen den Entwurfsaufwand senken können, ohne dabei Chipfläche oder Leistungsfähigkeit zu verschenken.
Für Operationswerke von hochintegrierten Prozessoren haben sich Slice-Strukturen bewährt. Slice-Strukturen sind charakterisiert durch aufeinander abgestimmte Funktionsscheiben (function slices), deren Verarbeitungsbreite durch Aneinanderreihen von Bit-Zellen (bit slices) beliebig gewählt werden kann.
Das Steuerwerk ist im allgemeinen der komplizierteste und damit auch unregelmäßigste Teil eines Prozessors. Wenn jedoch das Befehlsformat breit und gut strukturiert ist, kann man mit PLA-ähnlichen Strukturen eine schnelle und platzsparende Befehlsdecodierung realisieren, die zudem den Vorteil hat, daß sie weitgehend automatisch konstruiert werden kann.
Die aktive Chipfläche des vorgestellten Peripherie-Prozessors wird zu 2/3 für Speicherstrukturen (36 kbit RAM, 18 kbit ROM) verwendet. Große On-Chip-Speicher reduzieren die zeitraubenden Datentransfers von und zum Prozessorchip. Andererseits belegen die On-Chip-Speicher viel Fläche und gefährden damit die Ausbeute und die wirtschaftliche Fertigung des Prozessorchips. Man muß hier von Fall zu Fall einen günstigen Kompromiß finden.
This is a preview of subscription content, log in via an institution.
Buying options
Tax calculation will be finalised at checkout
Purchases are for personal use only
Learn about institutional subscriptionsPreview
Unable to display preview. Download preview PDF.
Literatur
Pomper, M.; Beifuss, W.; Horninger, K.; Kaschke, W.: A 32-bit Execution Unit in an Advanced NMOS Technology. IEEE Journal of Solid-state Circuits, Vol. SC-17, No. 3, 1982.
Sandweg, G.: Entwurfsfreundliche Architekturkonzepte für Prozessorbausteine. In Schwärtzel, H.G. (Hrsg.): CAD für VLSI — Rechnergestützter Entwurf höchstintegrierter Schaltungen. Springer-Verlag Berlin, Heidelberg, New York, 1982.
Pomper, M.; Augspurger, U.; Müller, B.; Stockinger, J.; Schwabe, U.: A 300 K Transistor NMOS Peripheral Processor. EESCIRC 83, S. 73 – 76, Lausanne, Schweiz, 1983.
Pomper, M.; Stockinger, J.; Augspurger, U.; Müller, B.; Horninger, K.: A 300 K Transistor NMOS Peripheral Processor. IEEE Journal of Solid-State Circuits, Vol. SC-19, No. 3, 1984.
Moeller, W.D.; Sandweg, G.: The Peripheral Processor PP4 — A Highly Regular VLSI Processor. Proceedings of the 11th Anual International Symposium on Computer Architecture, Ann Arbor, Michigan, 1984.
Fazekas, P.; Feuerbaum, H.-P.; Wolfgang, E.: Scanning Electron Beam Probes VLSI Chips. Electronics, 14. Juli 1981, S. 105–112.
Mead, C; Conway, L.: Introduction to VLSI Systems. Reading, MA, Addison-Wesley, 1980.
Schallenberger, B.: Stack mit sofortigem Schreib- und Lesezugriff. Patentanmeldung.
Stockinger, J.; Wallstab, S.: A Regular Control Unit for VLSI Microprocessors. Proceedings ESSCIRC 83, S. 183–186, Lausanne, Schweiz, 1983.
Soutchek, E.; Horninger, K.: Wortweise organisierter 36-Kbit statischer Speicher für VLSI-Prozessoren. Proceedings NTG-Fachtagung Großintegration, S. 52–54, Baden-Baden, 1983.
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1984 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Sandweg, G. (1984). Regelmäßige Strukturen für Prozessorbausteine. In: Ehrich, HD. (eds) GI — 14. Jahrestagung. Informatik-Fachberichte, vol 88. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-662-07491-6_24
Download citation
DOI: https://doi.org/10.1007/978-3-662-07491-6_24
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-13861-7
Online ISBN: 978-3-662-07491-6
eBook Packages: Springer Book Archive