Zusammenfassung
Die Komplexität heutiger integrierter Schältkreise übersteigt bereits eine Million Transistoren pro Chip. Der Entwurf solcher digitaler Schaltungen ist ohne CAD/CAE-Systeme nicht mehr denkbar. Die dabei eingesetzten Entwurfsalgorithmen sind aufwendig und manipulieren große Datenmengen. Eine Folge daraus ist, daß viele Entwurfswerkzeuge rechenzeitintensiv sind und somit zu langen Entwurfsdauern führen. Die immer kürzer werdende Lebensdauer von integrierten Schaltungen am Markt bringt aber mit sich, daß man sich keine langen Entwicklungszeiten erlauben kann. Man ist daher bestrebt, die CAD/CAE-Werkzeuge zu beschleunigen, um die Gesamtdauer des Entwurfszyklus zu reduzieren. Ein weiterer Vorteil hierbei ergibt sich daraus, daß es mit schnelleren Entwurfswerkzeugen möglich wird, bei gleichbleibender Entwurfszeit mehrere Entwurfsvarianten auszuprobieren und somit zu einem qualitativ besseren Ergebnis zu gelangen.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
Collis G. V., Edwards M. D. (1986):Automatic Hardware Synthesis from a Behavioural Description Language: Occam. Microprocessing and Microprogramming 18 pp.243–250, North-Holland
Edwards D. (1989): MANURE2: A 2nd generation accelerator for PCB routing. Proc. of the International Workshop on Hardware Accelerators, Session G1, Sept. 1989, University of Oxford.
Fiduccia C.M., Mattheyses R.M. (1982): A Linear-Time Heuristic for improving Network Partitions. Paper 13.1 Proc. 19th Design Automation Conference pp. 175–181, IEEE.
Hörbst E. (Editor) (1986): Advance in CAD for VLSI, Vol. 2, Logic Design And Simulation. North-Holland.
IEEE (1988): IEEE Standard VHDL Language Reference Manual.
Inmos Limited (1988): Transputer Reference Manual. Prentice-Hall.
Inmos Limited (1988): Occam 2 Reference Manual. Prentice-Hall.
Kernighan B.W., Lin S. (1970): An efficient Heuristic Procedure for Partitionning Graphs. Bell System Technical Journal, Vol. 49, Feb. 1970, pp. 291–307.
Lipsett R., Schaefer C., Ussery C. (1989): VHDL: Hardware Description and Design. Kluwer Academic Publishers.
Maertens D. (1989).: Bewertung von Simulationsverfahren für die Register-Transfer-Ebene. Hüthig.
Mano T. et.al. (1985): Occam to CMOS, Experimental Logic Design Support System. Computer Hardware Description Languages and their Applications pp. 381–390, C. J. Koomen and T. Moto-oka (eds.), Elsevier Science Publishers B. V. North-Holland
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1991 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Lanchès, P. (1991). Konfigurierbare Transputernetze Als Cad — Akzeleratoren. In: Grebe, R., Ziemann, C. (eds) Parallele Datenverarbeitung mit dem Transputer. Informatik-Fachberichte, vol 272. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-76602-2_38
Download citation
DOI: https://doi.org/10.1007/978-3-642-76602-2_38
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-53976-6
Online ISBN: 978-3-642-76602-2
eBook Packages: Springer Book Archive