Colibri: Ein Testfall für Die Risc-Philosophie

Zusammenfassung

Reduced Instruction Set Computer (RISC) haben seit ihrer Einführung weite Beachtung gefunden /Wei87, Tab87, Kle86/. Neben einigen Universitätsprojekten (RISC I und II in Berkeley, MIPS in Stanford) ist bereits eine größere Anzahl kommerzieller RISC-Prozessoren bekannt geworden. Ihre Architektur, obwohl jeweils als RISC bezeichnet, ist dabei recht unterschiedlich (Tab. 1). Die Bandbreite reicht bis zu Prozessoren, die man bzgl. bestimmter Eigenschaften bereits der ClSC-Welt zuordnen kann. Umgekehrt finden sich inzwischen auch in CISC-Prozessoren typische RISC-Merkmale wieder. Die Situation wird erst verständlich, wenn man berücksichtigt, daß es die RISC-Architektur nicht gibt, daß vielmehr eine Sammlung von einzelnen RISC-Architekturmaßnahmen existiert, aus denen von Fall zu Fall auszuwählen ist. Auf diese Weise entsteht ein fließender Übergang vom RISC bis zum CISC. Die typischen RISC-Architekturkomponenten sind: kleiner Befehlssatz; Load/Store-Architektur; Ein-Zyklus-Operationen; großer Registersatz; einheitliches Befehlsformat; wenige Adressierungsarten; Verzicht auf Mikrocode.