Zusammenfassung
Die in den Kapiteln 4 und 6 vorgestellten Algorithmen können in verschiedener Weise realisiert werden. Es ist zu unterscheiden zwischen der Softwaremäßigen Implementierung auf verschiedenen Arten von Allzweckrechnern oder auf Signalprozessoren sowie der Realisierung durch eine spezielle Hardware. Die Implementierungen setzen eigentlich erst die Maßstäbe für die Beurteilung der Effizienz eines Algorithmus’ in Form von Kosten an Hardware und/ oder Berechnungszeit. Eine Bewertung kann deshalb nur unter gleichzeitiger Berücksichtigung der Hardware erfolgen. auf der ein Algorithmus implementiert werden soll.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literaturverzeichnis
Jesshope, C.R.: The implementation of fast radix-2 transforms on array processors. IEEE Trans. Comput. C-29 (1980) 20–27
Papamichalis, P.E: FFT implementation on the TMS320C30. Proc. IEEE Int. Conf. Acoust., Speech and Signal Processing. (1988)
Li, Z.; Sorensen, H.V.; Burrus, C.S.: FFT and convolution algorithms on DSP microprocessors. Proc. IEEE Int. Conf. Acoust., Speech and Signal Processing. (1986) 289–291
Besslich, Ph. W.; Kurowski, J.O.: Quadrant architecture for fast in-place algorithms. IEEE Workshop on Computer Architecture for Pattern Analysis and Image Database Management (1983) 26–33
Besslich, Ph. W.: Parallel architecture for line-scanned images. In: Duff, M.J.B.; Siegel, H.J., Corbett, F.J. (Eds.): Architectures and Algorithms for Digital Image Processing. SPIE Proc. 596 (1985) 27–35
Besslich, Ph. W.: Pyramidal transforms in image processing and computer vision. In: Cantoni, V.; Levialdi, S. (Eds.): Pyramidal systems for computer vision. Berlin. Heidelberg, New York, London, Paris. Tokyo: Springer 1986. 215–246
Norton, A.; Silberger, A.J.: Parallelization and performance analysis of the Cooly-Tukey-FFT algorithm for shared-memory architectures. IEEE Trans. Comput. C-36 (1987) 581–590
Dasgupta, S.: Computer Architecture, Vol. 2: Advanced topics. New York: J. Wiley & Sons 1989
Siomalas, K. O.; Bowen, B. A.: Synthesis of efficient pipelined architectures for implementing DSP operations. IEEE Trans. Acoust., Speech and Signal Processing. ASSP-30 (1985) 1499–1508
Shyu, H. C.; Troung, T. K.; Reed, I. S.; Hsu, I. S.: Pipeline prime-factor DFT for VLSI using cyclic shuffling. IEE Proc. 134 Pt.E (1987) 247–253
Wold, E. H.; Despain, A. M.: Pipeline and parallel-pipeline FFT processors for VLSI implementations. IEEE Trans. Comput. C-33 (1984) 414–425
Liu, W.: A New pipelined/parallel architecture for two dimensional fast Fourier transform. Proc. IEEE Workshop on Computer Architecture for Pattern Analysis and Image Database Management (1983) 214–221
Yeh, H.-G.; Yeh, H.-Y.: Implementation of the discrete Fourier transform on 2-dimensional systolic processors. IEE Proc. 134 Pt.G (1987) 181–185
Gertner, I.; Shamash, M.: VLSI architectures for multidimensional Fourier transform processing. IEEE Trans. Comput. C-36 (1987) 1265–1274
Vetterli, M.; Ligtenberg, A.: A discrete Fourier cosine transform chip. IEEE J. on Selected Areas in Commun. SAC-4 (1986) 49–61.
Author information
Authors and Affiliations
Rights and permissions
Copyright information
© 1990 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Besslich, P.W., Lu, T. (1990). Implementierung der Algorithmen. In: Diskrete Orthogonaltransformationen. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-48933-4_7
Download citation
DOI: https://doi.org/10.1007/978-3-642-48933-4_7
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-52151-8
Online ISBN: 978-3-642-48933-4
eBook Packages: Springer Book Archive