Skip to main content
SpringerLink
Log in

Neuere Entwicklungen der Silizium-Mikroelektronik

  • Chapter
Rheinisch-Westfälische Akademie der Wissenschaften

  • 19 Accesses

Zusammenfassung

Drei Jahrzehnte Silizium-Mikroelektronik waren vom Exponentialgesetz bestimmt, was die Zahl der Komponenten je Chip und die Kosten je Funktion über der Zeit betrifft, und eine Abweichung von diesem Gesetz ist nicht in Sicht. Wenn pro Chip Millionen Komponenten integriert werden können, dann entstehen entweder Super-Standards in großen Stückzahlen (z. B. Speicher) oder superspezifische Systemlösungen mit u.U. sehr kleinen Stückzahlen. Von diesen anwendungsspezifischen Schaltungen (ASIC’s) wird das größte Wachstum erwartet. Dazu müssen aber Entwicklungszeit und -kosten wesentlich verbessert werden. Hierzu wird eine Strategie der standardisierten Vorfertigung und der Personalisierung mit schnellem Elektronenstrahl-Direktschreiben auf dem Silizium vorgestellt. Auflösung und Genauigkeit dieser Technik erlauben die Personalisierung nicht nur auf Chip-, sondern auch auf Scheiben-Niveau (Waferscale Integration). Diese noch im wesentlichen zweidimensionale Integration wird nach einem Dutzend Jahren Entwicklungsarbeit nun auch realistisch in die dritte Dimension ausgedehnt, indem Prozesse mit niedrigem thermischen Budget Silizium-Isolator- Silizium Schichtfolgen erlauben. Damit kann auch ein ganz neuer Grad an Funktionalität erreicht werden, für den die elektronische Nachahmung der Retina ein schönes Beispiel ist. Diese Entwicklungsrichtung und die Nutzung von Silizium als dem kompatibelsten Trägermaterial für die Montage von Chips werden Silizium-Systeme ermöglichen, deren einzige Grenze unsere Design-Kreativität ist.

This is a preview of subscription content, log in via an institution to check access.

Access this chapter

Log in via an institution
Chapter
USD 29.95
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
eBook
USD 54.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
Softcover Book
USD 69.99
Price excludes VAT (USA)
  • Compact, lightweight edition
  • Dispatched in 3 to 5 business days
  • Free shipping worldwide - see info

Tax calculation will be finalised at checkout

Purchases are for personal use only

Institutional subscriptions

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. M. P. Lepselter: Silicon Technology—The New Steel, IEEE International Electron Devices Meeting 1974, Digest of Technical Papers, pp. 9–10, Dec. 1974.

    Google Scholar 

  2. M. P. Lepselter and S. M. Sze: DRAM Pricing Trends—The Pi Rule, IEEE Circuits and Devices Magazine, pp. 53–54, Jan. 1985.

    Google Scholar 

  3. J. Knorr: Integrierte Schaltungen für ein integriertes Europa, Mikroelektronik me Bd 2 (1988), Heft 6, pp. 244–247, 1988.

    Google Scholar 

  4. B. Höfflinger: Die Rolle der Siliziumtechnik—Heute und Morgen, Konferenzband, Nachrichtentechnik im Zeichen der Mikroelektronik, Fernmeldetechnisches Zentralamt—FTZ, pp. 23–33, Nov. 1987.

    Google Scholar 

  5. R. A. Heaton and D.W. Blevins: Blitzen: A VLSI Array Processing Chip, Proceedings of the IEEE 1989 Custom Integrated Circuits Conference, pp. 12.1.1.–12.1.5., May 1989.

    Google Scholar 

  6. M. Beunder, B. Höffunger and J. Kernhof: New Directions in Semicustom Arrays, IEEE Journal of Solid-State Circuits, Vol. 23, No. 3, pp. 728–735, June 1988.

    Article  Google Scholar 

  7. M. A. Beunder, J. P. Kernhof and B. Höffunger: The CMOS GATE FOREST: An Efficient and Flexible High-Performance ASIC Design Environment, IEEE Journal of Solid-State Circuits, Vol. 23, No. 2, pp. 387–399, April 1988.

    Article  Google Scholar 

  8. J. Kernhof, M. Beunder, B. Höfflinger and W. Haas: High-Speed CMOS Adder and Multiplier Modules for Digital Signal Processing in a Semicustom Environment, IEEE Journal of Solid-State Circuits, Vol. 24, No. 3, pp. 570–575, June 1989.

    Article  Google Scholar 

  9. J. Kernhof, M. Schau, M. Beunder, W. Haas, B. Höfflinger: Mixed Design Approaches on the Semicustom GATE FOREST, Proceedings of the IEEE 1989 Custom Integrated Circuits Conference, pp. 15.3.1–15.3.4, May 1989.

    Google Scholar 

  10. S. Okazaki: Comparison of Optical, X-ray, Electron and Ion Beam Lithography, Hitachi Internal Report.

    Google Scholar 

  11. T. R. Groves et al.: EL3 System for Quartermicron Electron Beam Lithography, Journal of Vacuum Science Technology, B6(6), pp. 2024–2032, Nov. 1988.

    Google Scholar 

  12. C. F. Fey und D. E. Paraskevopoulos: Economic Aspects of Technology Selection: Level of Integration, Design Productivity, and Development Schedules, VLSI Handbook—Silicon, Gallium Arsenide, and Superconductor Circuits (Joseph Di Giacomo, ed.), McGraw-Hill Publishing Company, ISBN 0-07-016903-9, 1989.

    Google Scholar 

  13. M. Dumesnil und J. Schroeder: A Large-Scale Integration Hybrid Substrate, IEEE International Solid-State Circuits Conference 1969, Digest of Technical Papers, pp. 66–67, Feb. 1969.

    Google Scholar 

  14. J.D. Plummer, J.D. Meindl and M.G. Maginness: An Ultrasonic Imaging System for Realtime Cardiac Imaging, IEEE International Solid-State Circuits Conference 1974, Digest of Technical Papers, pp. 160–161, Feb. 1974.

    Google Scholar 

  15. M.J. Little, J. G. Nash, R.D. Etchells, J. Grinberg and G.R. Nudd: A Three-Dimensional Computer for Image and Signal Processing, Proceedings of the IEEE 1985 Custom Integrated Circuits Conference, pp. 119–123, May 1985.

    Google Scholar 

  16. J. F. Gibbons, K. F. Lee: One-Gate-Wide CMOS Inverter on Laser-Recrystallized Polysilicon; IEEE EDL-3 (8), pp. 117–118, June 1980.

    Article  Google Scholar 

  17. B. Höffunger, S. T. Liu and B. Vajdic: A Three-Dimensional CMOS Design Methodology, IEEE Journal of Solid-State Circuits, Vol. 19, No. 1, pp. 37–39, Febr. 1984.

    Article  Google Scholar 

  18. R.P. Zingg, G.W. Neudeck, B. Höfflinger and S. T. Liu: Epitaxial Lateral Overgrowth of Silicon over Steps of Thick SiO2, Journal of the Electrochemical Society, Vol. 133, No. 6, pp. 1274–1275, June 1986.

    Article  Google Scholar 

  19. R. Zingg, H.-G. Graf, W. Appel, P. Vöhringer and B. Höfflinger: Thinning Techniques for 1 um ELO-SOI, IEEE 1988 SOS/SOI Workshop, Digest of Technical Papers, p. 52, Oct. 1988.

    Google Scholar 

  20. H. Sunami: SEGDRAM Cells, IEEE International Electron Devices Meeting 1985, Digest of Technical Papers, p. 694, Dec. 1985.

    Google Scholar 

  21. N. C. C. Lu, T. V. Rajeevakumar, G. B. Bronner, B. Ginsberg, B. J. Machesney and E. J. Sprogis: A Buried-Trench DRAM Cell Using a Self-Aligned Epitaxy over Trench Technology, IEEE International Electron Devices Meeting 1988, Digest of Technical Papers, pp. 588–589, 1988.

    Google Scholar 

  22. J.B. Laskey et al.: Silicon On Insulator (SOI) by Bonding and Etch Back, IEEE International Electron Devices Meeting 1985, Digest of Technical Papers, pp. 684ff., 1985.

    Google Scholar 

  23. W.A. Krull, J.F. Buller, G.V. Rouse and R.D. Cherne: Electrical andRadiation Characterization of Three SOI Material Technologies, IEEE Circuits and Devices Magazine, pp. 20–25, July 1987.

    Google Scholar 

  24. S. Kataoka: Three Dimensional Integrated Sensors, IEEE International Electron Devices Meeting 1986, Digest of Technical Papers, pp. 361–364, Dec. 1986.

    Google Scholar 

  25. K. Senda et al.: Smear-Less SOI Image Sensor, IEEE International Electron Devices Meeting 1986, Digest of Technical Papers, pp. 369–372, Dec. 1986.

    Google Scholar 

  26. C. Mead: Analog VLSI and Neural Systems, Addison-Wesley Publishing Company, ISBN 0-201-05992-4, 1989.

    Google Scholar 

  27. N. MacDonald, G. Neish, A. Sinclair, F. Baba, T. Tatematsu, K. Hirawa and K. Miyasaka: 200Mb Wafer Memory, IEEE International Solid-State Circuits Conference 1989, Digest of Technical Papers, pp. 240–241 and p. 250, Feb. 1989.

    Google Scholar 

  28. C. Huang, W. Nunne et al.: Silicon Packaging—A New Packaging Technique, Proceedings of the IEEE 1983 Custom Integrated Circuits Conference, pp. 142–146, 1983.

    Google Scholar 

  29. Neugebauer: Comparison of VLSI Packaging Approaches to Wafer Scale Integration, Proc. IEEE Custom Integrated Circuits Conf., pp. 32–37, May 1985.

    Google Scholar 

  30. D. P. Seraphim and I. Feinberg: Electronic Packaging Evolution in IBM, IBM J. Res. and Dev., vol. 25, pp. 617–629, September 1981.

    Article  Google Scholar 

  31. C.J. Bartlett et al.: Multichip Packaging Design for VLSI-Based Systems, Solid-State Technology, Vol. 12, pp. 647–653, 1987.

    Google Scholar 

  32. B. Höfflinger: Circuit Considerations for Future 3-Dimensional CMOS Integrated Circuits, Extended Abstracts of the 2nd International Workshop on Future Electron Devices, SOI Technology and 3D Integration, Shuzenij, Japan, pp. 9–12, March 1985.

    Google Scholar 

  33. C. Harendt, H.-G. Graf, E. Penteker and B. Hoefflinger: Wafer Bonding: Investigation and In-Situ Observation of the Bond Process, Transducers’ 89, 5th Int. Conf. on Sensors and Actuators, Abstracts, p. 264, Montreux, June 1989.

    Google Scholar 

Download references

Author information

Authors and Affiliations

  1. Stuttgart, Deutschland

    Bernd Höfflinger

Authors
  1. Bernd Höfflinger
    View author publications

    You can also search for this author in PubMed Google Scholar

Editor information

Rights and permissions

Reprints and permissions

Copyright information

© 1991 Westdeutscher Verlag GmbH Opladen

About this chapter

Cite this chapter

Höfflinger, B. (1991). Neuere Entwicklungen der Silizium-Mikroelektronik. In: Rheinisch-Westfälische Akademie der Wissenschaften. VS Verlag für Sozialwissenschaften. https://doi.org/10.1007/978-3-322-85989-1_1

Download citation

  • DOI: https://doi.org/10.1007/978-3-322-85989-1_1

  • Publisher Name: VS Verlag für Sozialwissenschaften

  • Print ISBN: 978-3-531-08386-5

  • Online ISBN: 978-3-322-85989-1

  • eBook Packages: Springer Book Archive

Publish with us

Policies and ethics

Search

Navigation