Verhaltensmodellierung von Delta-Sigma-ADCs unter Verwendung von Verilog-A

Zusammenfassung

Im Zuge der vorgestellten Arbeit werden universell einsetzbare Modelle entworfen, die sowohl die Simulation von zeitdiskreten als auch zeitkontinuierlichen Delta-Sigma-Umsetzern erlauben. Die Abstrahierung auf Ebene der analogen Verhaltensmodellierung ermöglicht es, diese Modelle als Bestandteil des Designs zu verwenden und schrittweise gegen Implementierungen auf Transistorebene auszutauschen. Die Flexibilität dieser Lösung gestattet es, mit geringem Aufwand Effekte nachzubilden, deren Modellierung auf einer höheren Ebene einen großen Aufwand sowohl bei der Modellbildung als auch bei der Verifikation bedeuten würde.

Summary

This article presents generic models for the simulation of discrete time and continuous time delta-sigma digital to analog converters. Abstraction at the behavioral level offers the possibility to use the developed models along with circuit level schematics and replace them by transistor circuits during the course of the design. This approach has the big advantage that higher order effects can be modeled with moderate to low effort which otherwise would result in a laborious modeling and verification task.