Modeling of integrator leakage in a continuous time ΔΣ-modulator using Matlab

Summary

This work focuses on simulation and modeling of integrator leakage in a continuous time (CT) ΔΣ-modulator. The resolution of a ΔΣ-modulator is affected by the integrator leakage that limits the noise characteristics in the low frequency range and at DC. The model describes charge injection and charge sharing when the polarity of the I-DAC (current digital to analog converter) alternates or when the first integrator is chopped for noise and offset cancellation. Charge sharing and charge injection is simulated with Spice. The result of the integrator leakage is an increased noise level at low frequencies and a dead zone at zero input level. A Matlab model describing the charge errors on the first integration capacitor was developed to model the integrator leakage and to estimate the width of the dead zone for small input signals. The simulation model is compared with measurements done on a 3^rd order continuous time ΔΣ-modulator.

Zusammenfassung

Dieser Beitrag befasst sich mit der Simulation und Modellierung von Integrator-Leakage in einem zeitkontinuierlichen Sigma-Delta-Modulator. Ladungsverteilung und Ladungsinjektion werden mittels SPICE simuliert. Der Integrator-Leakage bedingt einen erhöhten Wert des Störsignals im unteren Frequenzbereich sowie eine Totzone im Nulldurchgang des Eingangssignals und beeinträchtigt damit die Auflösung des Modulators. Es wurde ein Matlab-Modell entwickelt, das die Ladungsfehler der ersten Integrations-Kapazität modelliert und hierbei eine Abschätzung der Weite der Totzone bei kleinen Eingangssignalen erlaubt. Das entsprechende Modell beschreibt die Ladungsinjektion und die Ladungsteilung, wenn sich die Polarität des I-DACs (Current-Mode DA-Wandler) ändert oder wenn der erste Integrator zur Störsignal- und Offset-Unterdrückung mittels eines Choppers getaktet wird. Die Modellierungsergebnisse zeigen, dass eine Vorladung der parasitären Kapazität am Ausgang des Integrators die Weite der Totzone um den Faktor 10 reduzieren kann. Die Ergebnisse der Modelle (mit implementierter "Vorladung") werden mit Messergebnissen an einem Sigma-Delta-Modulator dritter Ordnung (auf einem Testchip in 0,25-μm-Technologie) verglichen. Die Abweichung zwischen den simulierten und den gemessenen Weiten der Totzone sind auf ein Simulationsmodell zurückzuführen, welches einzelne Einflussgrößen wie Layout-bedingte parasitäre Kapazitäten sowie die Charakteristik der Referenzspannungsquellen unberücksichtigt lässt.