Résumé
On montre que le codage CRC peut être réalisé sur des données se présentant en parallèle avec un nombre de bits, soit inférieur ou égal au degré du polynôme générateur du code, soit supérieur. Si les formules sont différentes, les schémas obtenus dans les deux cas sont très voisins, et les circuits correspondants se prêtent bien à V intégration.
Abstract
In this paper, it is shown that a parallel approach for CRC coding can be derived for a number of bits less than, or equal to, the degree of the code generator polynomial, or for larger values as well. In both cases if formulas are different, the logic diagrams are very similar and corresponding circuits are prone to efficient VLSI integration.
This is a preview of subscription content, log in via an institution to check access.
Bibliographie
Poli (A.), Huguet (L.). Codes correcteurs: théorie et application.Masson, Paris (1989).
Cohen (G.), Dornstetter (J. L.), Godlewski (P.). Codes correcteurs d’erreurs: une introduction au codage algébrique.CTST Masson, Paris (1992).
Patel (A. M.). A multichannel CRC register.Proc. of AFIPS Conf. (1971),38, pp. 11–14.
Pei (T. B.), Zukowski (C.). High speed parallel CRC circuits in VLSI.IEEE Trans. COM (Apr. 1992),40, no 4, pp. 653–657.
Popplewell (A.), O’reilly (J. J.), Williams (S.). Architectures of fast encoding and error detection of cyclic codes. IEEE Proc. I (June 1992), 139, n° 3.
Delisle (D.), Grandjean (B.), Kerberenes (J.). Services et protocoles de données. Echo des Recherches (avr. 1991), no 144, pp. 19-32.
Cullmann (G.). Codes détecteurs et correcteurs d’erreurs. Dunod (1967).
Author information
Authors and Affiliations
Rights and permissions
About this article
Cite this article
N’dri, D., Fernandes, C. & Callemyn, J.M. Codage CRC parallèle pour cellules ATM. Ann. Télécommun. 49, 127–131 (1994). https://doi.org/10.1007/BF02999474
Received:
Accepted:
Issue Date:
DOI: https://doi.org/10.1007/BF02999474