Advertisement

Informatik-Spektrum

, Volume 31, Issue 4, pp 344–347 | Cite as

Rekonfigurierbare Architekturen

  • Mladen Berekovic
  • Christian HochbergerEmail author
  • Andreas Koch
AKTUELLES SCHLAGWORT REKONFIGURIERBARE ARCHITEKTUREN
  • 66 Downloads

Zusammenfassung

Die immer weiter wachsende Zahl von Transistoren pro Chip nutzen die Hersteller von Prozessoren aktuell zur Implementierung von Multi-Core-Techniken, wachsenden Cache-Größen und größeren Bit-Breiten. Auch wenn sich dieser Trend noch einige Jahre fortsetzen lässt, stellt sich die Frage, ob man diese Menge an Transistoren nicht auch in anderer Form effizient nutzen kann. Rekonfigurierbare Architekturen können in den nächsten Jahren eine Alternative zu den etablierten Rechnerarchitekturen darstellen.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

References

  1. 1.
    Arbelo C, Kanstein A, López S, López JF, Berekovic M, Sarmiento R, Mignolet J-Y (2007) Mapping control-intensive video kernels onto a coarse-grain reconfigurable architecture: the h.264/avc deblocking filter. In: DATE ’07: Proceedings of the conference on Design, Automation and Test in Europe, S 177–182, San Jose, CA, USA. EDA ConsortiumGoogle Scholar
  2. 2.
    Bower JA, Thomas DB, Luk W, Mencer O (2006) A reconfigurable simulation framework for financial computation. In: IEEE International Conference on Reconfigurable Computing and FPGAs (ReConFig), September 2006Google Scholar
  3. 3.
    Hauck S, DeHon A (Hrsg) (2008) Reconfigurable Computing the theory and practice of FPGA-based computation. Morgan Kaufman Publishers, San FranciscoGoogle Scholar
  4. 4.
    Mei B-F, Berekovic M, Mignolet J-Y (2007) ADRES and DRESC: architecture and compiler for coarse-grain reconfigurable processors. In: Vassiliadis S, Soudris D (Hrsg) Fine- and Coarse-Grain Reconfigurable Computing. Springer, HeidelbergGoogle Scholar
  5. 5.
    Merritt R (2006) Shifting battleground. http://www.eetimes.com/showArticle.jhtml?articleID=193100369Google Scholar
  6. 6.
    Moore GE (1965) Cramming more components onto integrated circuits. Electronics 38(8):4Google Scholar
  7. 7.
    Sotiriade E, Dollas A (2007) A general reconfigurable architecture for the BLAST algorithm. J VLSI Signal Proc Syst 48(3):198–208Google Scholar

Copyright information

© Springer-Verlag 2008

Authors and Affiliations

  • Mladen Berekovic
    • 1
  • Christian Hochberger
    • 2
    Email author
  • Andreas Koch
    • 3
  1. 1.Institut für Datentechnik und KommunikationsnetzeTU BraunschweigBraunschweigDeutschland
  2. 2.Fakultät InformatikTU DresdenDresdenDeutschland
  3. 3.Fachbereich Informatik, Fachgebiet Eingebettete Systeme und ihre AnwendungenTU DarmstadtDarmstadtDeutschland

Personalised recommendations