Zusammenfassung
Bedingt durch die gestiegenen Anforderungen an die Leistungsfähigkeit von modernen Steuergeräten mit harter Echtzeitanforderung erfolgt in diesem Bereich verstärkt der Einsatz von Multicore-Mikrocontrollern. Dabei stellt die Verwendung solcher Mikrocontroller die Softwareentwickler immer wieder vor größere Herausforderungen, da konkurrierende Zugriffe auf geteilte Ressourcen, wie Speicher, die Echtzeitfähigkeit des Systems gefährden können. Zur Reduzierung dieser Effekte implementieren die Hersteller solcher Mikrocontroller dedizierte Speicher für jeden Prozessorkern, über welchen die Kerne exklusiv verfügen. Diese Lösung hilft aber nur bedingt bei der Intercore-Kommunikation, welche zwingend eine Interaktion von mehreren Prozessorkernen auf einen geteilten Speicher erfordert. Auf Grund dessen wird in diesem Artikel ein Verfahren zur Intercore-Kommunikation präsentiert, welches die Auswirkungen von konkurrierenden Zugriffen durch die Nutzung von Caches reduziert. Zu diesem Zweck wird ein softwarebasiertes und echtzeitfähiges Cache-Kohärenzprotokoll implementiert, welches die Datenaktualität und -konsistenz sicherstellt und dabei die Anzahl der konkurrierenden Zugriffe reduziert.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
1. AURIX TC29x B-Step Users Manual V1.3. Infineon Technologies AG. 81726 Munich, Germany, Dec. 2014.
2. Philipp Jungklass and Mladen Berekovic. “Intercore-Kommunikation für Multicore-Mikrocontroller“. In: Tagungsband Embedded Software Engineering Kongress 2018. 2018.
3. G. Yao et al. “Global Real-Time Memory-Centric Scheduling for Multicore Systems“. In: IEEE Transactions on Computers 65.9 (2016), pp. 2739–2751. issn: 0018-9340. https://doi.org/10.1109/tc.2015.2500572.
4. Oren Avissar, Rajeev Barua, and Dave Stewart. “An Optimal Memory Allocation Scheme for Scratch-Pad-Based Embedded Systems“. In: ACM Transactions on Embedded Computing Systems 1.1 (Nov. 2002), pp. 6–26.
5. Marco Caccamo et al. “Real-time CacheManagement Framework for Multicore Architectures“. In: Proceedings of the 2013 IEEE 19th Real-Time and Embedded Technology and Applications Symposium (RTAS). RTAS ’13. Washington, DC, USA: IEEE Computer Society, 2013, pp. 45–54. isbn: 978-1-4799-0186-9. https://doi.org/10.1109/rtas.2013.6531078. url: http://dx. doi.org/10.1109/RTAS.2013.6531078.
6. Philipp Jungklass and Mladen Berekovic. “Effects of concurrent access to embedded multicore microcontrollers with hard real-time demands“. In: 13th International Symposium on Industrial Embedded Systems (2018).
7. Gang Yao et al. “Memory-centric Scheduling for Multicore Hard Real-time Systems“. In: Real-Time Syst. 48.6 (Nov. 2012), pp. 681–715. issn: 0922-6443. https://doi.org/10.1007/s11241-012-9158-9. url: http://dx.doi.org/10. 1007/s11241-012-9158-9.
8. Selma Saidi et al. “The shift to multicores in real-time and safety-critical systems“. In: Proceedings of the 10th International Conference on Hardware/Software Codesign and System Synthesis. IEEE Press. 2015, pp. 220–229.
9. Philipp Jungklass and Mladen Berekovic. “Performance-orientiertes Speichermanagement bei embedded Multicore-Mikrocontrollern“. In: Tagungsband Embedded Software Engineering Kongress 2018. 2018.
Author information
Authors and Affiliations
Corresponding author
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 2019 Springer Fachmedien Wiesbaden GmbH, ein Teil von Springer Nature
About this paper
Cite this paper
Jungklass, P., Berekovic, M. (2019). Cache-Kohärenz für embedded Multicore-Mikrocontroller mit harter Echtzeitanforderung. In: Unger, H. (eds) Echtzeit 2019. Informatik aktuell. Springer Vieweg, Wiesbaden. https://doi.org/10.1007/978-3-658-27808-3_14
Download citation
DOI: https://doi.org/10.1007/978-3-658-27808-3_14
Published:
Publisher Name: Springer Vieweg, Wiesbaden
Print ISBN: 978-3-658-27807-6
Online ISBN: 978-3-658-27808-3
eBook Packages: Computer Science and Engineering (German Language)