Zusammenfassung
Der Layoutentwurf elektronischer Schaltungen erfolgt in einer Kette einzelner Entwurfsschritte (Abb. 10.1). Die sonst unüberschaubar komplexe Entwurfsaufgabe lässt sich so nach dem Prinzip „teile und herrsche“ bewältigen. Einer der letzten Teilschritte der Layoutsynthese ist die Verdrahtung und damit das Festlegen zahlreicher elektrischer Eigenschaften der Schaltung. Bestmögliche Ergebnisse werden dabei nur erreicht, wenn bereits die Zwischenergebnisse der vorangegangenen Syntheseschritte bezüglich ihrer Verdrahtbarkeit (engl. routability) bewertet und optimiert sind. Dementsprechend ist das Abschätzen der Verdrahtbarkeit fester Bestandteil der Syntheseschritte.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Similar content being viewed by others
Literatur
Arikati, S. R., Chaudhuri, S., Zaroliagis, C. D.: All-pairs min-cut in sparse networks. J. Algorithm. 29(1), 82–110 (1998)
Beyne, E.: The rise of the 3rd dimension for system integration. Interconnect Technology Conference. S. 1–5 (2006)
Donath, W.: Placement and average interconnection lengths of computer logic. IEEE Trans. Circuit. Syst. 26(4), 272–277 (1979)
Davis, W. R., Wilson, J., Mick, S. et al.: Demystifying 3D Ics: The pros and cons of going vertical. Des. Test. Comput. IEEE. 22(6), 498–510 (2005)
Fischbach, R., Lienig J., Meister T.: From 3D circuit technologies and data structures to interconnect prediction. Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP), San Francisco, CA, S. 77–84, Juli 2009
ESIA, JEITA, KSIA, TSIA, SIA: International technology roadmap for semiconductors 2007. http://www.itrs.net/reports.html. Zugegriffen: 24. Feb. 2012
Kudva, P., Sullivan, A., Dougherty, W.: Metrics for structural logic synthesis. IEEE/ACM Int. Conf. on CAD. S. 551–556 (2002).
Kudva, P., Sullivan, A., Dougherty, W.: Measurements for structural logic synthesis optimizations. IEEE Trans. CAD ICs Syst. 22(6), 665–674 (2003)
Lienig, J.: Layoutsynthese elektronischer Schaltungen – Grundlegende Algorithmen für die Entwurfsautomatisierung. Springer Verlag, Heidelberg (2006)
Lou, J., Krishnamoorthy, S., Sheng, H. S.: Estimating routing congestion using probabilistic analysis. Proc. of the ISPD. S. 112–117 (2001)
Landman, B., Russo R.: On a pin versus block relationship for partitions of logic graphs. IEEE Trans. Comput. 20(12), 1469–1479 (1971)
Meister, T.: Pinzuordnungs-Algorithmen zur Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf. Fortschritt-Berichte VDI, Reihe 9. VDI-Verlag, Düsseldorf (2012)
Meister, T., Lienig, J., Thomke, G.: Interface Optimization for Improved Routability in Chip-Package-Board Co-Design. 13th Int. Workshop on System Level Interconnect Prediction (SLIP), San Diego. S. 1–8 (2011)
Moody, J., White, D. R.: Social cohesion and embeddedness: A hierarchical conception of social groups. Am. J. Sociol. Tech. Rep. (2000)
Moody, J., White, D. R.: Structural cohesion and embeddedness: A hierarchical concept of social groups. Am. Sociol. Rev. 68(1), 103–127 (2003)
White, D. R., Newman, M. E. J.: Fast approximation approximation algorithms for finding node-independent paths in networks. Santa Fe Institute, Working Papers. http://ideas.repec.org/p/wop/safiwp/01-07-035.html. Zugegriffen: 24. Feb. 2012 (2001)
Author information
Authors and Affiliations
Corresponding author
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 2012 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Meister, T. (2012). Verdrahtungsvorhersage im dreidimensionalen Layoutentwurf. In: Lienig, J., Dietrich, M. (eds) Entwurf integrierter 3D-Systeme der Elektronik. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-30572-6_10
Download citation
DOI: https://doi.org/10.1007/978-3-642-30572-6_10
Published:
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-642-30571-9
Online ISBN: 978-3-642-30572-6
eBook Packages: Computer Science and Engineering (German Language)