Zusammenfassung
Der Layoutentwurf realisiert die Transformation einer Schaltungsbeschreibung (Schematic oder Netzliste) in eine Layoutdarstellung. Dazu werden für jedes Schaltungselement das geometrische Abbild erstellt und die räumliche Anordnung (Platzierung) sowie die elektrischen Verbindungsstrukturen (Verdrahtung) zwischen diesen Elementen ermittelt. Bei integrierten Schaltungen erfolgt nach Prüfung der entstandenen Strukturen (Layoutverifikation) das ebenenweise Übertragen auf Masken zu deren Herstellung in einer Waferfab.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Literatur
International Technology Roadmap for Semiconductors, ESIA, JEITA, KSIA, TSIA and SIA. http://www.itrs.net/reports.html (2007)
Cong, J., Wei, J., Zhang, Y.: A thermal-driven floorplanning algorithm for 3D ICs. International Conference on Computer Aided. Design. (ICCAD). pp. 306–313 (2004)
Cheng, L., Deng, L., Wong, M.D.F.: Floorplanning for 3-D VLSI design. Asia and South Pacific Conference on Design Automation (ASP-DAC). pp. 405–411 (2005)
Fischbach, R., Lienig, J., Meister, T: Herausforderungen bei der Automatisierung des Layoutentwurfs bei dreidimensionalen heterogenen Systemen, Tagungsband Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS 2010), Fraunhofer Verlag S. 37–42 (2010)
Fischbach, R.: Layoutrepräsentationen für den Entwurf dreidimensionaler elektronischer Systeme, Dissertation, Technische Universität Dresden (2012)
Goplen, B., Sapatnekar, S.: Thermal via placement in 3D ICs. International Symposium on Physical Design (ISPD). pp. 167–174 (2005)
Goplen, B., Sapatnekar, S.: Efficient thermal placement of standard cells in 3D ICs using a force directed approach. International Conference on Computer Aided Design (ICCAD). pp. 86–89 (2003)
Loh, G.H., Xie, Y., Black, B.: Processor design in 3D die-stacking technologies. Micro. IEEE. 27(Number 3), pp. 31–48 (2007)
Knechtel, J., Markov, I.L., Lienig, J.: Assembling 2D blocks into 3D chips. IEEE Trans. Computer-Aided Design Integr. Circuits Syst. 31(Number 2), pp. 228–241 (2012)
Xie, Y., Loh, G.H., Black, B., Bernstein, K.: Design space exploration for 3D architectures. J. Emerging Technol. Comp. Syst. 2(Number 2), pp. 65–103 (2006)
Puttaswamy, K.; Loh, G. H.: Dynamic instruction schedulers in a 3-dimensional integration technology. Proceedings of the 16th Great Lakes Symposium on VLSI. ACM Press, pp. 153–158 (2006)
Rachivandran, R. et al.: Physical layout automation for system-on-packages. Proceedings of Electronic Components and Technology Conference, vol. 1, pp. 41–48 (2004)
Quartz, D.R.C., Quartz, L.V.S.: Magma Design Automation. http://www.magma-da.com/products-solutions/verification/quartzDRCLVS.aspx. (2012). Accessed 9 Feb 2012
Sapatnekar, S.S.: Thermal via insertion and thermally aware routing in 3D ICs. In: Xie, Y., Cong, J. (eds.) Three-dimensional integrated cir-cuit design, pp. 145–160. Springer, Heidelberg (2010)
Author information
Authors and Affiliations
Corresponding author
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 2012 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Lienig, J. (2012). Herausforderungen bei der Automatisierung des Layoutentwurfs von 3D-Systemen. In: Lienig, J., Dietrich, M. (eds) Entwurf integrierter 3D-Systeme der Elektronik. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-30572-6_8
Download citation
DOI: https://doi.org/10.1007/978-3-642-30572-6_8
Published:
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-642-30571-9
Online ISBN: 978-3-642-30572-6
eBook Packages: Computer Science and Engineering (German Language)